PIC18F4553マイコンの初期設定コードについて調査したいと思います。
#pragma config設定（１）#pragma config PLLDIV = 5
#pragma config PLLDIV = 5と記述すると、ADDRESS 300000hに100が設定され、20MHzに設定されることになります。
（２）#pragma config CPUDIV = OSC1_PLL2
*#pragma config CPUDIV = OSC1_PLL2と記述すると「 主 発振 器 そのまま」「システム９６ＭＨｚＰＬＬソースを２ 分 の 一 」
（３）#pragma config USBDIV = 2 // Clock source from 96MHz PLL/2
*#pragma config USBDIV = 2と記述するとADDRESS 300000hにbit5=1が設定され、ＵＳＢのクロック 源を96 MHzを2分の1にするようです。
（４）#pragma config FOSC = HSPLL_HS
*#pragma config FOSC = HSPLL_HSと記述するとADDRESS 300001hにbit3=1bit2=1,bit1=1が設定され、外付け振動子利用の高速クロック発振で、ＰＬＬを 使 うようです。
（５）#pragma config FCMEN = OFF
*#pragma config FCMEN = OFFと記述するとADDRESS 300001hにbit6=0が設定され、フェイルセーフクロックモニターが無効になるようです。
（６）#pragma config IESO = OFF
*#pragma config IESO = OFFと記述するとADDRESS 300001hにbit7=0が設定され、発振 器 の 内部 外部 切 り 替 えをが無効になるようです。
（７）#pragma config PWRT = OFF
*#pragma config PWRT = OFFと記述するとADDRESS 300002hにbit0=0が設定され、電源オン時タイマーを使わないことになるようです。
（８）#pragma config BOR = ON
#pragma config BOR = ONと記述するとADDRESS=FD0hにbit0=0が設定され、ブラウンアウトリセット 機能 を使うことになるようです。
（９）#pragma config BORV = 3
*#pragma config BORV = 3と記述するとADDRESS 300002hにbit4=1bit3=1が設定され、最小電圧設定となる ようです。
（１０）#pragma config VREGEN = ON
*#pragma config VREGEN = ONと記述するとADDRESS 300002hにbit5=1,bit3=1が設定され、ＵＳＢ電圧レギュレータが 有効になる ようです。
（１１）#pragma config WDT = OFF
*#pragma config WDT = OFFと記述するとADDRESS 300003hにbit0=0が設定され、ウオッチドッグタイマを 無効 になる ようです。
（１２）#pragma config WDTPS = 32768
*#pragma config WDTPS = 32768と記述するとADDRESS 300003hにbit1=1、bit2=1、bit3=1、bit3=1が設定され、ウォッチドッグタイマーのプリスケーラが1:32,768 になる ようです。
（１３）#pragma config MCLRE = ON
*（１３）#pragma config MCLRE = ONと記述するとADDRESS 300005hにbit7=1が設定され、ＭＣＬＲを 有効 にしてＲＥ３入力端子は 無効 になる ようです。
（１４）#pragma config LPT1OSC = OFF
*#pragma config LPT1OSC = OFFと記述するとADDRESS 300005hにbit2=0が設定され、タイマー１ 発振 器 を 高電力 モードになる ようです。
（１５）#pragma config PBADEN = OFF
*#pragma config PBADEN = OFFと記述するとADDRESS 300005hにbit1=0が設定され、リセット 時 にＰＯＲＴＢ０〜４をデジタル 入出力 に 選択 する ようです。
（１６）#pragma config CCP2MX = OFF
*（１６）#pragma config CCP2MX = OFFと記述するとADDRESS 300005hにbit0=0が設定され、ＣＣＰ2の 入出力 をＲＢ3にマルチプレックスしない ようです。
（１７）#pragma config STVREN = ON
*#pragma config STVREN = ONと記述するとADDRESS 300006hにbit0=1が設定され、スタック満杯あるいはアンダーフロー時にリセットするようです。
（１８）#pragma config LVP = OFF
*#pragma config LVP = OFFと記述するとADDRESS 300006hにbit2=0が設定され、ＩＣＳＰモードでの単一書き込み電源は使 わないようです。
（１９）#pragma config ICPRT = OFF // Dedicated In-Circuit Debug/Programming = OFF
*#pragma config ICPRT = OFFと記述するとADDRESS 300006hにbit5=0が設定され、Dedicated In-Circuit Debug/Programmingは使 わないようです。
（２０）#pragma config XINST = OFF // Extended Instruction Set = OFF
*#pragma config XINST = OFFと記述するとADDRESS 300006hにbit6=0が設定され、拡張命令セットとインデックスアドレスは 使 わないようです。（旧モード使用）
（２１）#pragma config CP0 = OFF
（２２）#pragma config CP1 = OFF
（２３）#pragma config CP2 = OFF
（２４）#pragma config CP3 = OFF
*Block 0〜3までコードを保護しない設定です。
（２５）#pragma config CPB = OFF
* Boot block (000000-0007FFh)を保護しない設定です。
（２６）#pragma config CPD = OFF
*Data EEPROMを保護しない設定です。
（２７）#pragma config WRT0 = OFF
（２８）#pragma config WRT1 = OFF
（２９）#pragma config WRT2 = OFF
（３０）#pragma config WRT3 = OFF
（３１）#pragma config WRTB = OFF // Boot Block Write Protection = OFF
*Boot blockの書き込みを保護しない設定です。
（３１）#pragma config WRTC = OFF
*Configuration registers (300000-3000FFh)の書き込みを保護しない設定です。
（３２）#pragma config WRTD = OFF
*Data EEPROMの書き込みを保護しない設定です。
（３３）#pragma config EBTR0 = OFF
（３４）#pragma config EBTR1 = OFF
（３５）#pragma config EBTR2 = OFF
（３６）#pragma config EBTR3 = OFF
* Block 0〜3まで他のブロックからのテーブル読み取りを保護しない
（３７）#pragma config EBTRB = OFF
*Boot block (000000-0007FFh)を他のブロックからのテーブル読み取りを保護しない
18F4553 Support Information
#pragma config Usage
#pragma config <setting>=<named value>
For example:// System Clock Postscaler Selection bits: [Primary Oscillator Src: /2][96 MHz PLL Src: /3]
// PLL Prescaler Selection bits: No prescale (4 MHz oscillator input drives PLL directly)
// USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1): USB clock source comes directly from the primary oscillator block with no postscale
#pragma config CPUDIV = OSC2_PLL3, PLLDIV = 1, USBDIV = 1#pragma config <setting>=<literal constant>
For example:// System Clock Postscaler Selection bits: [Primary Oscillator Src: /2][96 MHz PLL Src: /3]
// PLL Prescaler Selection bits: No prescale (4 MHz oscillator input drives PLL directly)
// USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1): USB clock source comes directly from the primary oscillator block with no postscale
#pragma config CPUDIV = 0x1, PLLDIV = 0x0, USBDIV = 0x0#pragma config <register>=<literal constant>
For example:// System Clock Postscaler Selection bits: [Primary Oscillator Src: /2][96 MHz PLL Src: /3]
// PLL Prescaler Selection bits: No prescale (4 MHz oscillator input drives PLL directly)
// USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1): USB clock source comes directly from the primary oscillator block with no postscale
#pragma config CONFIG1L = 0x8For example:
// IDLOC @ 0x200000
#pragma config IDLOC0 = 0xFF#pragma config Settings
Register: CONFIG1L @ 0x300000
| CPUDIV = | System Clock Postscaler Selection bits |
| OSC2_PLL3 | [Primary Oscillator Src: /2][96 MHz PLL Src: /3] |
| OSC4_PLL6 | [Primary Oscillator Src: /4][96 MHz PLL Src: /6] |
| OSC3_PLL4 | [Primary Oscillator Src: /3][96 MHz PLL Src: /4] |
| OSC1_PLL2 | [Primary Oscillator Src: /1][96 MHz PLL Src: /2] |
| PLLDIV = | PLL Prescaler Selection bits |
| 1 | No prescale (4 MHz oscillator input drives PLL directly) |
| 5 | Divide by 5 (20 MHz oscillator input) |
| 12 | Divide by 12 (48 MHz oscillator input) |
| 2 | Divide by 2 (8 MHz oscillator input) |
| 6 | Divide by 6 (24 MHz oscillator input) |
| 3 | Divide by 3 (12 MHz oscillator input) |
| 10 | Divide by 10 (40 MHz oscillator input) |
| 4 | Divide by 4 (16 MHz oscillator input) |
| USBDIV = | USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1) |
| 1 | USB clock source comes directly from the primary oscillator block with no postscale |
| 2 | USB clock source comes from the 96 MHz PLL divided by 2 |
Register: CONFIG1H @ 0x300001
| IESO = | Internal/External Oscillator Switchover bit |
| OFF | Oscillator Switchover mode disabled |
| ON | Oscillator Switchover mode enabled |
| FOSC = | Oscillator Selection bits |
| INTOSC_EC | Internal oscillator, CLKO function on RA6, EC used by USB (INTCKO) |
| ECPLLIO_EC | EC oscillator, PLL enabled, port function on RA6 (ECPIO) |
| XT_XT | XT oscillator (XT) |
| INTOSC_HS | Internal oscillator, HS oscillator used by USB (INTHS) |
| ECPLL_EC | EC oscillator, PLL enabled, CLKO function on RA6 (ECPLL) |
| INTOSC_XT | Internal oscillator, XT used by USB (INTXT) |
| EC_EC | EC oscillator, CLKO function on RA6 (EC) |
| ECIO_EC | EC oscillator, port function on RA6 (ECIO) |
| XTPLL_XT | XT oscillator, PLL enabled (XTPLL) |
| HSPLL_HS | HS oscillator, PLL enabled (HSPLL) |
| HS | HS oscillator (HS) |
| INTOSCIO_EC | Internal oscillator, port function on RA6, EC used by USB (INTIO) |
| FCMEN = | Fail-Safe Clock Monitor Enable bit |
| OFF | Fail-Safe Clock Monitor disabled |
| ON | Fail-Safe Clock Monitor enabled |
Register: CONFIG2L @ 0x300002
| VREGEN = | USB Voltage Regulator Enable bit |
| OFF | USB voltage regulator disabled |
| ON | USB voltage regulator enabled |
| BOR = | Brown-out Reset Enable bits |
| SOFT | Brown-out Reset enabled and controlled by software (SBOREN is enabled) |
| OFF | Brown-out Reset disabled in hardware and software |
| ON | Brown-out Reset enabled in hardware only (SBOREN is disabled) |
| ON_ACTIVE | Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled) |
| BORV = | Brown-out Reset Voltage bits |
| 1 | |
| 2 | |
| 3 | Minimum setting |
| 0 | Maximum setting |
| PWRT = | Power-up Timer Enable bit |
| OFF | PWRT disabled |
| ON | PWRT enabled |
Register: CONFIG2H @ 0x300003
| WDTPS = | Watchdog Timer Postscale Select bits |
| 8 | 1:8 |
| 1 | 1:1 |
| 32768 | 1:32768 |
| 1024 | 1:1024 |
| 2 | 1:2 |
| 32 | 1:32 |
| 16 | 1:16 |
| 16384 | 1:16384 |
| 128 | 1:128 |
| 4096 | 1:4096 |
| 64 | 1:64 |
| 8192 | 1:8192 |
| 2048 | 1:2048 |
| 512 | 1:512 |
| 256 | 1:256 |
| 4 | 1:4 |
| WDT = | Watchdog Timer Enable bit |
| OFF | WDT disabled (control is placed on the SWDTEN bit) |
| ON | WDT enabled |
Register: CONFIG3H @ 0x300005
| CCP2MX = | CCP2 MUX bit |
| OFF | CCP2 input/output is multiplexed with RB3 |
| ON | CCP2 input/output is multiplexed with RC1 |
| PBADEN = | PORTB A/D Enable bit |
| OFF | PORTB<4:0> pins are configured as digital I/O on Reset |
| ON | PORTB<4:0> pins are configured as analog input channels on Reset |
| LPT1OSC = | Low-Power Timer 1 Oscillator Enable bit |
| OFF | Timer1 configured for higher power operation |
| ON | Timer1 configured for low-power operation |
| MCLRE = | MCLR Pin Enable bit |
| OFF | RE3 input pin enabled; MCLR pin disabled |
| ON | MCLR pin enabled; RE3 input pin disabled |
Register: CONFIG4L @ 0x300006
| DEBUG = | Background Debugger Enable bit |
| OFF | Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins |
| ON | Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug |
| STVREN = | Stack Full/Underflow Reset Enable bit |
| OFF | Stack full/underflow will not cause Reset |
| ON | Stack full/underflow will cause Reset |
| ICPRT = | Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit |
| OFF | ICPORT disabled |
| ON | ICPORT enabled |
| XINST = | Extended Instruction Set Enable bit |
| OFF | Instruction set extension and Indexed Addressing mode disabled (Legacy mode) |
| ON | Instruction set extension and Indexed Addressing mode enabled |
| LVP = | Single-Supply ICSP Enable bit |
| OFF | Single-Supply ICSP disabled |
| ON | Single-Supply ICSP enabled |
Register: CONFIG5L @ 0x300008
| CP0 = | Code Protection bit |
| OFF | Block 0 (000800-001FFFh) is not code-protected |
| ON | Block 0 (000800-001FFFh) is code-protected |
| CP1 = | Code Protection bit |
| OFF | Block 1 (002000-003FFFh) is not code-protected |
| ON | Block 1 (002000-003FFFh) is code-protected |
| CP2 = | Code Protection bit |
| OFF | Block 2 (004000-005FFFh) is not code-protected |
| ON | Block 2 (004000-005FFFh) is code-protected |
| CP3 = | Code Protection bit |
| OFF | Block 3 (006000-007FFFh) is not code-protected |
| ON | Block 3 (006000-007FFFh) is code-protected |
Register: CONFIG5H @ 0x300009
| CPD = | Data EEPROM Code Protection bit |
| OFF | Data EEPROM is not code-protected |
| ON | Data EEPROM is code-protected |
| CPB = | Boot Block Code Protection bit |
| OFF | Boot block (000000-0007FFh) is not code-protected |
| ON | Boot block (000000-0007FFh) is code-protected |
Register: CONFIG6L @ 0x30000A
| WRT0 = | Write Protection bit |
| OFF | Block 0 (000800-001FFFh) is not write-protected |
| ON | Block 0 (000800-001FFFh) is write-protected |
| WRT1 = | Write Protection bit |
| OFF | Block 1 (002000-003FFFh) is not write-protected |
| ON | Block 1 (002000-003FFFh) is write-protected |
| WRT2 = | Write Protection bit |
| OFF | Block 2 (004000-005FFFh) is not write-protected |
| ON | Block 2 (004000-005FFFh) is write-protected |
| WRT3 = | Write Protection bit |
| OFF | Block 3 (006000-007FFFh) is not write-protected |
| ON | Block 3 (006000-007FFFh) is write-protected |
Register: CONFIG6H @ 0x30000B
| WRTB = | Boot Block Write Protection bit |
| OFF | Boot block (000000-0007FFh) is not write-protected |
| ON | Boot block (000000-0007FFh) is write-protected |
| WRTC = | Configuration Register Write Protection bit |
| OFF | Configuration registers (300000-3000FFh) are not write-protected |
| ON | Configuration registers (300000-3000FFh) are write-protected |
| WRTD = | Data EEPROM Write Protection bit |
| OFF | Data EEPROM is not write-protected |
| ON | Data EEPROM is write-protected |
Register: CONFIG7L @ 0x30000C
| EBTR0 = | Table Read Protection bit |
| OFF | Block 0 (000800-001FFFh) is not protected from table reads executed in other blocks |
| ON | Block 0 (000800-001FFFh) is protected from table reads executed in other blocks |
| EBTR1 = | Table Read Protection bit |
| OFF | Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks |
| ON | Block 1 (002000-003FFFh) is protected from table reads executed in other blocks |
| EBTR2 = | Table Read Protection bit |
| OFF | Block 2 (004000-005FFFh) is not protected from table reads executed in other blocks |
| ON | Block 2 (004000-005FFFh) is protected from table reads executed in other blocks |
| EBTR3 = | Table Read Protection bit |
| OFF | Block 3 (006000-007FFFh) is not protected from table reads executed in other blocks |
| ON | Block 3 (006000-007FFFh) is protected from table reads executed in other blocks |
Register: CONFIG7H @ 0x30000D
| EBTRB = | Boot Block Table Read Protection bit |
| OFF | Boot block (000000-0007FFh) is not protected from table reads executed in other blocks |
| ON | Boot block (000000-0007FFh) is protected from table reads executed in other blocks |
Register: IDLOC0 @ 0x200000
Register: IDLOC1 @ 0x200001
Register: IDLOC2 @ 0x200002
Register: IDLOC3 @ 0x200003
Register: IDLOC4 @ 0x200004
Register: IDLOC5 @ 0x200005
Register: IDLOC6 @ 0x200006
Register: IDLOC7 @ 0x200007
初期設定（１）ADCON1 = 0b00001111;
REGISTER 21-2: ADCON1:(BYTE ADDRESS FC1h):bit0,bit1,bit2,bit3
| bit設定 | AN12 | AN11 | AN10 | AN9 | AN8 | AN7 | AN6 | AN5 | AN4 | AN3 | AN2 | AN1 | AN0 |
| 0000 | A | A | A | A | A | A | A | A | A | A | A | A | A |
| 0001 | A | A | A | A | A | A | A | A | A | A | A | A | A |
| 0010 | A | A | A | A | A | A | A | A | A | A | A | A | A |
| 0011 | D | A | A | A | A | A | A | A | A | A | A | A | A |
| 0100 | D | D | A | A | A | A | A | A | A | A | A | A | A |
| 0101 | D | D | D | A | A | A | A | A | A | A | A | A | A |
| 0110 | D | D | D | D | A | A | A | A | A | A | A | A | A |
| 0111 | D | D | D | D | D | A | A | A | A | A | A | A | A |
| 1000 | D | D | D | D | D | D | A | A | A | A | A | A | A |
| 1001 | D | D | D | D | D | D | D | A | A | A | A | A | A |
| 1010 | D | D | D | D | D | D | D | D | A | A | A | A | A |
| 1011 | D | D | D | D | D | D | D | D | D | A | A | A | A |
| 1100 | D | D | D | D | D | D | D | D | D | D | A | A | A |
| 1101 | D | D | D | D | D | D | D | D | D | D | D | A | A |
| 1110 | D | D | D | D | D | D | D | D | D | D | D | D | A |
| 1111 | D | D | D | D | D | D | D | D | D | D | D | D | D |
REGISTER 21-2: ADCON1::(BYTE ADDRESS FC1h):bit4
VCFG0: Voltage Reference Configuration bit (VREF+ source)
1 = VREF+ (AN3)
0 = VDD
REGISTER 21-2: ADCON1::(BYTE ADDRESS FC1h):bit5
VCFG1: Voltage Reference Configuration bit (VREF- source)
1 = VREF- (AN2)
0 = VSS
*全チャンネルがデジタルに設定され、VDDとVSSが選択されます。
（２）TRISA =0b00000000;
TRISA:(BYTE ADDRESS F92h):bit0〜bit6
TRISA register controls the data direction of thecomparator pins for each mode.
*ポートA：0＝出力：1＝入力：全て出力に設定
（３）TRISB =0b00000000;
TRISA:(BYTE ADDRESS F93h):bit0〜bit7
*ポートB：0＝出力：1＝入力：全て出力に設定
（４）TRISC =0b00110000; //D-,D+（USB用）
TRISC:(BYTE ADDRESS F94h):bit0〜bit7
*ポートC：0＝出力：1＝入力：RC4とRC5を入力に設定
（５）TRISD =0b00000000;
TRISD:(BYTE ADDRESS F95h):bit0〜bit7
*ポートD：0＝出力：1＝入力：全て出力に設定
（６）TRISE = 0b00000011; //SW1,2=INPUT LED=OUTPUT
TRISE:(BYTE ADDRESS F96h):bit0〜bit7
*ポートE：0＝出力：1＝入力：RE0とRE1を入力に設定
（７） LATA =0b00000000;
LATA:(BYTE ADDRESS F89h):bit0〜bit6
LAT register (output latch)
（８）LATB =0b00000000;
LATB:(BYTE ADDRESS F8Ah):bit0〜bit7
（９）LATC =0b00000000;
LATC:(BYTE ADDRESS F8Bh):bit0〜bit2,bit6,bit7
（１０） LATD =0b00000000;
LATD:(BYTE ADDRESS F8Ch):bit0〜bit7
（１１） LATE =0b00000000;
LATE:(BYTE ADDRESS F8Dh):bit0〜bit2
*全てのポートでoutput latchには0をセットしているようです。
プリプロッセッサ#defineプリプロッセッサとは、コンパイルの前に前処理を行うプログラムのことです。
（１）#define _XTAL_FREQ 48000000 //__delay_ms
*#include
*プリプロセッサシンボル_XTAL_FREQはシステムが使用する発振周波数と同じである必要があります。「システム９６ＭＨｚＰＬＬソースを２ 分 の 一 」
*マクロ__ delay_ms（x）と__ delay_us（x）は時間ベースの遅れをみたすために設けられている。
（２）#define SW1 PORTEbits.RE0//SW1にPORTEbits.RE0を設定
（３）#define SW2 PORTEbits.RE1//SW2にPORTEbits.RE1を設定
（４）#define LED PORTEbits.RE2//LEDにPORTEbits.RE2を設定
SPECIAL FUNCTION REGISTERとconfiguration memoryのアドレス（１）SPECIAL FUNCTION REGISTERのアドレス：F60h〜FFFh
（２）configuration memoryのアドレス：300000h-3FFFFFh（300000h〜30000Dhと3FFFFEh〜3FFFFFh）使用
*SPECIAL FUNCTION REGISTERのアドレス領域が不足してconfiguration memoryのアドレスが追加されたと思われます。
*非常に多くの設定があり、これらを完全に理解するのは大変です。
初期設定の検討（１）非常に多くの設定があり、これらを完全に理解するのは大変です。
（２）動作するサンプルプログラムの初期設定をそのままコピーするのが効率的です。
（３）一部の設定は理解可能ですので、理解可能な設定は、使用目的に応じて変更するのが良いと思います。
（４）（１９）#pragma config ICPRT = OFF // Dedicated In-Circuit Debug/Programming = OFFの設定をONにすると In-Circuit Debugが可能になるのか？
試してみると、デバッグ機能が動作しなくなります。#pragma config ICPRT= OFFですとデバッグ機能が動作します。In-Circuit Debugが使えた方が便利と思いますが？良くわかりません。
（５）使用目的によっては、初期設定の変更が必要になると思いますが、変更は慎重に行う必要があるようです。
（６）PICマイコンの種類が異なれば、当然初期設定の変更が必要となりますが、厄介な作業になりそうです。
今後の予定（１）PIC18F4553マイコンは複雑な機能を持つため、入門用としては難しすぎる。
（２）まずは比較的簡単な「新PIC入門・C言語編」（ADWIN)を学習したいと思います。
（３）PIC18F4553マイコンは「新PIC入門・C言語編」（ADWIN)を学習後再トライしたいと思います。
５章：my_BinaryCounterに行く。