29章:ヒシテリスコンパレータ回路

    作成2014.02.07
     ヒシテリスコンパレータ回路の検討をします。

  1. 正入力ヒシテリスコンパレータ回路
    (1)評価回路
     正入力ヒシテリスコンパレータ回路を図29-1に示します。

     
    (2)正入力ヒシテリスコンパレータ回路路の出力電圧
     図29-1において

    Vb=0となる電圧をVthとするならば

    (29.2)式を変形すると

    Vb≦0の時、Vo=Lとなります。この場合も同様に

    となります。


  2. 負入力ヒシテリスコンパレータ回路
    (1)評価回路
     負入力ヒシテリスコンパレータ回路を図29-2に示します。

     
    (2)負入力ヒシテリスコンパレータ回路の出力電圧
     図29-2においては

    となります。


  3. 正入力ヒシテリスコンパレータ回路の出力波形評価
     正弦波を入力時の正入力ヒシテリスコンパレータ回路を簡易オシロで観察した結果を図29-3に示します。

    図29-3において以下のようになりました。
    (1)入力V1(正弦波)電圧=1.98V
    (2)出力Vo(方形波)電圧=4.95V
    (3))プラス側閾値=0.699V(計算値=1.02v)
    (4)マイナス側閾値=-0.99V(計算値=-1.02v)


  4. 負入力ヒシテリスコンパレータ回路の出力波形評価
     正弦波を入力時の負入力ヒシテリスコンパレータ回路を簡易オシロで観察した結果を図29-4に示します。

    図29-4において以下のようになりました。
    (1)入力V1(正弦波)電圧=1.98V
    (2)出力Vo(方形波)電圧=4.93V
    (3))プラス側閾値=0.845V(計算値=0.84v)
    (4)マイナス側閾値=-0.593V(計算値=-0.84v)


  5. 結果の検討
    (1)ヒシテリスコンパレータ回路は閾値がプラス側とマイナス側に発生してヒステリスが生じます。
    (2)ヒステリスはチャタリングを防止する上で有効に作用します。
    (3)正入力ヒシテリスコンパレータ回路では、プラス側閾値が計算値と実測値の誤差が大きい。
    (4)負入力ヒシテリスコンパレータ回路では、マイナス側閾値が計算値と実測値の誤差が大きい。
    (5)簡易オシロの測定可能電圧は0〜5Vでマイナス側を測定できません。簡易オシロの入力は抵抗分圧で電圧を調整しました。
    (6)簡易オシロは出力波形のグランド基準で測定できません。オフセットを与えて測定するため、オフセット誤差が発生します。
    (7)オフセット誤差は測定後補正しました。









30章:微分回路に行く。

トップページに戻る。